Уровень зарплаты: обсуждается на собеседовании
Опыт работы: от 5-ти лет
Место работы: офис Новая Рига/Зеленоград
- Разработка составляющих компонент SoC.
- Навыки разработки RTL (Verilog / System Verilog, и т.п.);
- Навыки проведения/сопровождения тестирования RTL (составление первичного TЗ, знакомство с верификацией);
- Создание SDC, для существующего RTL;
- Логический синтез RTL (RTL Compiler \ Design Compiler, и т.п.);
- Анализ PPA для оценки результатов логического синтеза;
- Опыт сопровождения синтеза топологии собственных блоков;
- Английский язык - технический (способность работать с документацией).
- Работа в быстро развивающейся российской компании с целым спектром интересных задач;
- Компенсация необходимых для работы квалификационных ИТ-экзаменов;
- Возможности карьерного роста и постоянное развитие (скучно точно не будет!);
- 28 дней отпуска, оформление по ТК РФ;
- Конкурентоспособная заработная плата, ДМС со стоматологией;
- Гибкий график, 5/2, возможность самому выбирать, во сколько начнется рабочий день.